Automatic generation of HDL code - implementation of algorithms on FPGAS and ASICS

Στο σεμινάριο αυτό (webinar) θα δείτε πως μπορείτε να χρησιμοποιήσετε το περιβάλλον του MATLAB και του Simulink για να παράξετε αυτόματα HDL κώδικα και να επιταχύνετε τον προγραμματισμό FPGA αποφεύγοντας λάθη στον σχεδιασμό. Χρησιμοποιώντας το HDL Coder μπορείτε να υλοποιήσετε αλγόριθμους σε FPGAs ή ASICs κατευθείαν μέσα από το Simulink. Με το HDL Verifier, μπορείτε να προσομοιώσετε το Simulink μοντέλο ταυτόχρονα με τον HDL κώδικα μέσω του ModelSim ή του Incisive και να τρέξετε γρήγορα πολλαπλές προσομοιώσεις πάνω στο FPGA.

Θα επιδειχθούν οι τελευταίες δυνατότητες του λογισμικού για την παραγωγή synthesizable Verilog^® and VHDL^® κώδικα από μοντέλα Simulink, κώδικα MATLAB και διαγράμματα Stateflow.

Κυριότερα Σημεία του Σεμιναρίου:

• Μοντελοποίηση συστημάτων με το Simulink
• Αυτόματη παραγωγή Verilog και VHDL κώδικα
• Τεχνικές βελτιστοποίησης για αποδοτικότερη υλοποίηση στο FPGA
• Δυνατότητες pipelining και resource sharing
• Co-simulation με το ModelSim
• Προγραμματισμός του FPGA
• FPGA-in-the-Loop verification