Conception matérielle optimisée : FPGA et SoC pour l'IA avec HDL Coder

Présentation

Rejoignez notre webinaire pour découvrir comment HDL Coder répond à l'enjeu de la complexité croissante des conceptions matérielles, nécessitant ainsi des outils de développement toujours plus efficaces. Jusqu’à présent, traduire des algorithmes haut niveau en langage matériel, HDL, nécessite une phase indispensable de codage HDL, un processus chronophage et fortement sujet à des erreurs.

En utilisant HDL Coder de MathWorks, nous assistons à une nouvelle ère pour la conception matérielle. HDL Coder permet de générer automatiquement du code HDL synthétisable à partir de modèles Simulink et de code MATLAB, ce qui entraîne une réduction significative du temps de développement et une diminution des erreurs liées au codage manuel. Ce webinaire explore la manière dont HDL Coder peut transformer les cycles de conception en optimisant le code généré pour répondre précisément aux besoins de performance ou d'utilisation de ressources de vos projets.

HDL Coder se distingue par son agnosticisme applicatif, le rendant idéal pour une conception matérielle variée. Contrairement aux outils à fonctionnalités limitées, il utilise Simulink et MATLAB comme toile de conception. Cela vous permet de nombreuses applications, y compris celles basées sur l'Intelligence Artificielle (IA). Dans ce webinaire, nous explorerons comment HDL Coder traduit de manière transparente vos conceptions IA du concept au matériel concret, permettant une mise en œuvre efficace.

À propos du/des présentateur(s)

Amani Darwish est ingénieure d’application chez MathWorks. Elle accompagne les utilisateurs des outils de la vérification et la génération des code HDL ciblant les ASICs et FPGAs.