从算法到硬件的无缝跨越：基于HDL Coder的数字射频链路全栈验证实践

紫光展锐（上海）科技股份有限公司 王琛

在现代无线通信信号处理等复杂射频系统中，传统开发流程面临算法设计-硬件实现-链路验证的割裂问题，导致反复迭代与资源浪费。本演讲以数字射频链路（Digital RF Chain）为研究对象，提出基于MathWorks HDL Coder™的“模型即实现”（Model-as-Implementation）验证框架，实现从MATLAB®/Simulink®算法模型到芯片硬件仿真平台的端到端闭环验证。 

  • 算法-硬件协同建模：在MATLAB中构建、完整射频链路模型，通过HDL Coder自动生成可综合的RTL代码，保留原始算法的数学保真度与时序约束。  
  • 开发MATLAB与芯片硬件原型平台的混合仿真接口，支持实时修改链路配置并捕获芯片硬件仿真器的输出，实现链路级联功能的原位验证，解决传统分段测试的覆盖盲区。 

活动地点：上海

出版年份: 2025 年 6 月 27 日

了解更多

查看幻灯片
查看MATLAB EXPO 2025中国的所有活动记录

反馈

下一个:

HDL Coder enables high-level design for FPGAs, SoCs, and ASICs by generating Verilog and VHDL code. You can use the generated HDL code for FPGA programming, ASIC prototyping, and production design.

What Is HDL Coder?

相关视频:

This presentation, made by Nokia, focuses on the usage and benefits of Simulink HDL tools targeted for rapid prototyping and verification of SoCs.

Rapid Prototyping Using HDL Coder

This is part two of a two-part series on this feature, showing how to use clock rate pipelining with other HDL Coder optimizations to trade off speed versus resource usage.

HDL Coder Clock Rate Pipelining, Part 2: Optimization

Clock rate pipelining, introduced in HDL Coder R2014b, inserts new pipeline stages that are clocked at the faster FPGA clock rate. This is part one of a two-part series on this feature, introducing the feature and basic concepts.

HDL Coder Clock Rate Pipelining, Part 1: Introduction

以具体案例由浅入深的来演示，如何实现一件点击将设计好的模型编译并下载到硬件上直接运行，还包括如何利用Simulink外部模式，来实时监控以参数调整。

从课堂理论到动手实践：基于项目的学习实例演示

查看更多相关视频